« poprzedni punkt  następny punkt »


4. Pamięci S-RAM

Podstawowa komórka pamiętająca w pamięciach statycznych S-RAM zawiera przerzutnik i elementy zapewniające współpracę z pozostałymi układami pamięci. W typowym rozwiązaniu, z komórką pamiętającą związanych jest sześć tranzystorów MOS. Poszczególne komórki pamiętające są rozmieszczone w węzłach matrycy pamięci (na przecięciach linii wierszy i kolumn). Układy wybierania wierszy i kolumn zapewniają dostęp do poszczególnych komórek pamiętających, natomiast wewnętrzne układy sterujące pamięci zapewniają realizację wszystkich czynności związanych z zapisem informacji do pamięci bądź z odczytem pamięci.

Typowy zestaw końcówek pamięci obejmuje: końcówki Ai (wejścia adresowe), końcówki IO (wejściowo-wyjściowe) oraz końcówki, na które podawane są sygnały sterujące: (sygnał zapisu/odczytu; przy niskim poziomie następuje zapis, przy wysokim odczyt), (sygnał otwierający wyjścia trójstanowe pamięci w fazie odczytu), (sygnał wyboru kostki; przy niskim poziomie sygnału pamięć jest aktywna). Na rysunku XI.6 pokazano symbol graficzny przykładowej pamięci S-RAM. Jest to pamięć o pojemności 32 K x 8.

Rys. XI.6. Symbol graficzny przykładowej pamięci S-RAM

Na rysunku XI.7 pokazano typowe przebiegi dla odczytu z pamięci i dla zapisu do pamięci, przy czym założono, że układ pamięci jest wybrany ( = 0). Zakreskowane fragmenty przebiegu oznaczają, że w tym czasie stan linii adresowych jest nie istotny.

W cyklu odczytu, po czasie dostępu tAA liczonym od chwili ustalenia się adresu na wejściach pamięci, na wyjściach pojawia się odczytana informacja. Sygnały zapisu i otwierania wyjść są równe, odpowiednio, , = 0 (końcówki IO pełnią rolę wyjść pamięci).

Rys. XI.7. Typowe przebiegi odczytu i zapisu w pamięci S-RAM

W cyklu zapisu, po ustaleniu się adresu na wejściach pamięci, podawany jest sygnał zapisu =0 i informacja wejściowa jest zapisywana do pamięci. Sygnał = 1 i blokuje układy wyjściowe z pamięci dzięki czemu końcówki IO pełnią rolę wejść.

W przedstawionej wyżej klasycznej konstrukcji pamięci S-RAM nie jest wykorzystywany sygnał zegarowy. Produkowane są również synchroniczne pamięci SSRAM, w których wszystkie sygnały zewnętrzne są przesyłane w takt sygnału zegarowego. Produkowane są pamięci, w których wykorzystywane jest tylko jedno zbocze sygnału zegarowego (pamięci SDR SRAM) albo oba zbocza sygnału zegarowego (pamięci DDR SRAM).


« poprzedni punkt  następny punkt »